Powerpoint programm kostenlos downloaden chip

4.Architektur • Komponenten: • 32-Bit-Risc-ARC-Prozessor @125MHz • 64-Bit-Speichercontroller • 32-Bit-PCI-Controller • rekonfigurierbare Verarbeitungs-Fabric (RPF) • Hochgeschwindigkeits-Systembus • programmierbare I/O (160 Pins) • DMA-Subsystem • Konfigurationssubsystem 2. • Mit diesem Software-Entwicklungstool bieten Chameleon Systems den Kunden die Möglichkeit, die Programmierung selbst zu machen und so die Geheimhaltung ihrer Algorithmen zu wahren. • Die Chameleon Systems Integrated Development Environment (C-SIDE) ist ein komplettes Toolkit zum Entwerfen, Debuggen und Verifizieren von RCP-Designs. • C-Side verwendet eine kombinierte C-Sprache und Verilog-Flow, um Algorithmen in die rekonfigurierbare Verarbeitungs-Fabric (RPF) des Chips zuzuordnen. • 3. eBIOS: • Es bietet eine Schnittstelle zwischen dem Embedded Processor System und dem Fabric. • eBIOS bietet Ressourcenzuweisung, Konfigurationsmanagement und DMA-Dienste. • Die eBIOS-Aufrufe werden automatisch zur Kompilierungszeit generiert, können aber zur präzisen Steuerung jeder Funktion bearbeitet werden. 9.Vergleich mit anderen Technologien • Die heutigen Systemarchitekten verfügen über ein Arsenal hochintegrierter, leistungsstarker Halbleitertechnologien, wie anwendungsspezifische integrierte Schaltungen (ASICs), anwendungsspezifische Standardprodukte (ASSPs), digitale Signalprozessoren (DSPs) und feldprogrammierbare Gate-Arrays (FPGAs).

Systemarchitekten haben jedoch weiterhin mit der Anforderung zu kämpfen, dass Kommunikationssysteme sowohl Leistung als auch Flexibilität bieten. • Der rekonfigurierbare Prozessor, eine völlig neue Kategorie von Halbleiterlösungen, die als Plattform auf Systemebene für eine Vielzahl von Anwendungen dient. Personen, die diese PowerPoint-Präsentation heruntergeladen haben, haben auch Folgendes angesehen: 3.Die allgemeine Architektur des rekonfigurierbaren Prozessors • Das Maschinendesign nimmt an, dass einige Pins als Konfigurationseingaben und eine andere als Daten- oder Steuereingaben und -ausgänge betrachtet werden. • Ein neuer Chip muss innen den Satz der Funktionsbausteine (FB) bestimmen, die zum Bau der Schaltung, Regeln ihrer Verbindungen und Wege der Ein-/Ausgangsverbindungen verwendet werden. • Die wichtigsten Teile sind die Logikschaltungen, die Funktionsbausteine nach Daten im Konfigurationsspeicher konfigurieren. • Die verschiedenen möglichen Verbindungen zwischen Funktionsblöcken werden zu Bits codiert, die als Konfigurationsbits bezeichnet werden. Der resultierende Konfigurationsstream wird über Konfigurationseingaben in den Konfigurationsspeicher heruntergeladen. • So wird eine neue rekonfigurierbare Maschine aufgebaut. 6.Programmierbare E/A • RCP enthält Bänke von Programmable I/O (PIO) Pins, die enorme Bandbreite bieten.

• Jede PIO-Bank mit 40 PIO-Pins bietet 0,5 GBytes/sec E/A-Bandbreite. 7.Technologien, die in Chip 1 verwendet werden. eCONFIGURABLE TECHNOLOGY: Diese Technologie konfiguriert Fabric in einem Taktzyklus neu und erhöht Sprach-/Daten-/Videokanäle pro Chip. Wie bereits erwähnt, kann jedes Slice unabhängig konfiguriert werden. Das Laden der Hintergrundebene aus dem externen Speicher erfordert nur 3 Sek. pro Slice. Dieser Vorgang beeinträchtigt die aktive Verarbeitung auf dem Fabric nicht. Das Tauschen der Hintergrundebene in die aktive Ebene erfordert nur einen Taktzyklus. mit eConfigurierbarer Technologie; Die vier Algorithmen werden nacheinander in die gesamte rekonfigurierbare Verarbeitungs-Fabric geladen.

2.Multifunktions-Implementierung • In einem herkömmlichen ASIC oder FPGA werden mehrere Algorithmen als separate Hardware-Module implementiert. Vier Algorithmen würden den Chip in vier Funktionsbereiche unterteilen. • Mit rekonfigurierbarer Technologie werden die vier Algorithmen nacheinander in den gesamten rekonfigurierbaren Fabric geladen. Erstens ist der gesamte Fabric dem Algorithmus 1 gewidmet; während dieser Verarbeitungszeit wird Algorithmus 2 in den Hintergrund geladen. In einem einzigen Taktzyklus wird der gesamte Fabric in Algorithmus 2 getauscht; während dieser Verarbeitungszeit wird Algorithmus 3 in die Hintergrundebene geladen.